________________________________________
📘《半導體人才培育白皮書》職位詳述版
封裝測試（OSAT）｜職位12：Test Engineer（L2）
（承接 L1 → L2，屬於「測試開發 × 覆蓋率設計 × 電性品質守門」的工程核心層）
________________________________________
🔹 職位12：Test Engineer（L2）詳細敘述
________________________________________
一、職位定位
Test Engineer（測試工程師）是封裝測試（OSAT）體系中負責晶片電性驗證、測試程式開發與測試品質控制的核心工程角色。該職位承接 Assembly（L1）所完成的封裝結果，透過自動測試設備（ATE）與 Burn-in 系統，判定每顆晶片是否符合功能與規格要求。
在 OSAT 分工中：
• L1（Assembly Operator）確保封裝結構正確
• L2（Test Engineer）確認電性與功能是否正確
• L3（Integration Engineer）整合先進封裝與測試策略
👉 關鍵轉變：
• L1：把產品「做出來」
• L2：確認產品「能不能用、符不符合規格」
Test Engineer 是產品出貨前的最後技術關卡之一，其測試策略與品質判斷，直接影響最終良率（Electrical Yield）、客戶品質與公司風險。
________________________________________
二、職位使命
Test Engineer 的使命可歸納為三個核心面向：
（一）確保電性與功能正確
透過完整測試覆蓋（Test Coverage），確保每顆晶片在功能、時序與電性上符合設計規格。
________________________________________
（二）建立穩定且高效率的測試流程
在測試品質與測試時間（Test Time）之間取得平衡，使測試既準確又具備量產效率。
________________________________________
（三）支撐良率分析與問題定位
透過測試數據（bin、fail log、parametric data）協助 Yield / FA 團隊定位問題來源。
________________________________________
三、在封裝測試體系中的角色價值
________________________________________
1. 出貨品質的最後防線
測試是產品出貨前最後一道關卡：
👉 若測試不完整 → 不良產品流入市場
👉 若測試過嚴 → 良品被誤殺（Yield Loss）
________________________________________
2. Electrical Yield 的核心決定者
Electrical Yield = 測試結果
→ Test Engineer 直接影響最終良率與營收
________________________________________
3. 設計與製造之間的橋樑
測試結果可回饋：
• IC 設計（功能問題）
• 製程（parametric shift）
• 封裝（接觸/連接問題）
________________________________________
4. 測試成本控制者
測試時間（Test Time）直接影響：
• 測試產能
• 成本（Cost per unit）
________________________________________
四、日常工作詳細說明
________________________________________
（一）ATE 測試程式開發
在 Automatic Test Equipment（ATE）上開發測試程式：
• Functional test（功能測試）
• Parametric test（電性測試）
• Timing test（時序測試）
• Scan / BIST 測試
需確保：
• 測試邏輯正確
• 覆蓋完整
• 執行效率高
________________________________________
（二）測試覆蓋率設計（Test Coverage）
設計測試策略以涵蓋：
• 正常操作
• 邊界條件
• 極端條件（voltage / temperature）
• corner case
👉 覆蓋不足 → 漏檢
👉 覆蓋過度 → 測試成本上升
________________________________________
（三）測試數據分析
分析：
• bin distribution
• fail bit
• parametric shift
• wafer sort vs final test correlation
________________________________________
（四）Burn-in 測試設計與管理
Burn-in 用於：
• 加速老化
• 篩選早期失效（infant mortality）
Test Engineer 需設計：
• 溫度
• 電壓
• 時間
________________________________________
（五）Yield 分析支援
與 Yield Engineer（L3）合作：
• 分析 fail pattern
• 提供測試數據
• 協助 root cause
________________________________________
（六）測試時間優化（Test Time Reduction）
透過：
• 測試項目優化
• parallel test
• pattern 壓縮
降低測試成本
________________________________________
（七）客戶測試規格對齊
• 對齊客戶 test spec
• 確保 pass/fail criteria 一致
________________________________________
五、核心能力詳細敘述
________________________________________
（一）ATE 測試開發能力
需熟悉：
• 測試平台（Teradyne / Advantest 等）
• 測試語言（如 C / STIL / Tester-specific）
• Pattern generation
________________________________________
（二）測試覆蓋設計能力
需能：
• 設計完整測試矩陣
• 評估 coverage vs cost
• 定義必要與非必要測試
________________________________________
（三）電性與數位理解能力
需理解：
• 電壓 / 電流特性
• Timing
• 功能邏輯
________________________________________
（四）數據分析能力
需能：
• 分析 bin map
• 判讀 parametric drift
• 建立 correlation
________________________________________
（五）問題定位能力
需能：
• 區分設計問題 vs 製程問題 vs 封裝問題
• 提供 debug 線索
________________________________________
六、決策權詳細敘述
________________________________________
可決策：
• 測試項目設計
• 測試流程
• 測試參數（範圍內）
• 測試時間優化
________________________________________
不可單獨決策：
• 出貨放行（需多方）
• 客戶 spec 變更
• 良率策略
________________________________________
👉 本質：
L2 決定「如何測試」
________________________________________
七、風險責任詳細敘述
________________________________________
（一）漏測風險（Escape Risk）
• 未測到缺陷 → 客戶退貨
________________________________________
（二）過測風險（Overkill）
• 良品被判為不良 → Yield 損失
________________________________________
（三）測試程式錯誤
• 測試邏輯錯誤
• Pattern 錯誤
________________________________________
（四）Burn-in 設計錯誤
• 未篩出早期失效
________________________________________
（五）數據判讀錯誤
• 導致錯誤 root cause
________________________________________
八、KPI 詳細敘述
________________________________________
（一）測試覆蓋率 ≥98%
________________________________________
（二）Electrical Yield 穩定度
________________________________________
（三）Test Time（測試時間）
________________________________________
（四）Escape Rate（漏檢率）
________________________________________
（五）Overkill Rate（誤殺率）
________________________________________
九、認證標準詳細敘述
________________________________________
（一）ATE 程式開發專案
需完成：
• 測試程式
• coverage 報告
________________________________________
（二）測試覆蓋分析
需展示：
• coverage matrix
________________________________________
（三）Yield 分析案例
需展示：
• 測試數據分析
________________________________________
（四）測試優化專案
需展示：
• 測試時間降低
________________________________________
十、升級路徑（L2 → L3）
________________________________________
L2 完成標準：
• 能開發測試程式
• 能分析測試數據
• 能控制 coverage
________________________________________
升級至 L3：
• 系統級測試策略
• 封裝整合
• HBM / CoWoS 測試
________________________________________
十一、常見失敗模式
________________________________________
1. 覆蓋不足
→ 漏檢
________________________________________
2. 覆蓋過度
→ 成本過高
________________________________________
3. 測試程式錯誤
→ 全面誤判
________________________________________
4. 不理解產品
→ 測試設計錯誤
________________________________________
5. 無法與 Yield 團隊合作
→ 問題無法解決
________________________________________
十二、白皮書式總結
Test Engineer（L2）是封裝測試體系中負責「產品是否符合規格」的關鍵工程角色，其本質是透過測試技術將產品品質轉化為可量化結果。該角色不僅影響最終 Electrical Yield，也影響產品可靠性、客戶信任與公司成本結構。
在 AI GPU 與高複雜晶片時代，測試難度快速上升，使 Test Engineer 的價值顯著提高。沒有強大的測試能力，再好的設計與製程都無法轉化為可出貨產品。
________________________________________
