📘《半導體人才培育白皮書》職位詳述版
晶圓代工（Fab）｜職位8：Yield Engineer（L3）
（Fab 最核心角色）
（承接 L2 → L3，屬於「良率主責 × 缺陷機理 × 跨製程整合 × 停線判斷支援」的核心層）
________________________________________
🔹 職位8：Yield Engineer（L3）詳細敘述
________________________________________
一、職位定位
Yield Engineer（良率工程師）是晶圓代工廠中最具關鍵性的核心技術角色之一，其主要任務是對晶圓產品的良率表現負責，透過數據分析、缺陷模型、跨站點關聯判讀、異常追溯與改善機制，持續提升良率、降低變異、縮短問題關閉時間，並支撐產品由開發走向量產的穩定過程。
如果說：
• Equipment Operator（L1）負責把流程做對
• Process Engineer（L2）負責把單站製程調穩
• 那麼 Yield Engineer（L3）就是負責確認整條製造鏈是否真正產出可量產、可獲利的晶圓
Yield Engineer 不再只看單一機台或單一製程站點，而是從產品、製程模組、缺陷分佈、批次趨勢、電性測試、inline 量測與失效分析等多重維度，建立完整的良率理解與改善閉環。
在先進製程 Fab 中，Yield Engineer 往往被視為真正能影響公司獲利能力的人。原因很簡單：先進節點每片晶圓成本極高，而任何良率波動都會立即轉化為巨額財務衝擊。因此，Yield Engineer 是 Fab 中最接近「技術 × 財務」交會點的角色之一。
________________________________________
二、職位使命
Yield Engineer 的使命可歸納為三個核心面向：
（一）提升產品良率
透過系統性分析與改善，使產品從工程樣品、試產、小量量產，逐步提升到穩定量產水準。
（二）建立缺陷與失效的因果鏈
將表面上的 fail bit、die fail、wafer map 異常、站點漂移、inline 異常與製程根因連結起來，找出真正影響良率的物理與製程原因。
（三）支撐量產決策與風險控制
在產品進入量產、轉移機台、擴產、客戶稽核或發生異常時，提供基於數據的判斷依據，支撐是否暫停、放行、追蹤、停線或升級處理。
________________________________________
三、在晶圓代工體系中的角色價值
Yield Engineer 被稱為 Fab 最核心角色，原因不是其職稱高，而是其工作直接決定製造是否真正創造價值。
1. 良率就是獲利，Yield Engineer 就是獲利守門人
先進製程的本質，不是把晶圓做出來，而是把夠多的好 die 做出來。Yield Engineer 所做的每一項改善，最終都會反映在：
• 每片晶圓可售 die 數
• 成本分攤能力
• 毛利率
• 出貨能力
• 客戶信心
2. 是缺陷與失效世界的翻譯者
Fab 中異常很多，但不是每個異常都代表真正根因。Yield Engineer 的價值在於把龐雜資料轉成可行動結論。
3. 是跨部門整合的核心節點
Yield 問題很少只屬於單一部門。它可能同時牽涉：
• Process
• Equipment
• Metrology
• Inline defect
• E-test
• Sort
• FA
• Integration
Yield Engineer 是能把這些碎片拼起來的人。
4. 是量產爬坡（Yield Ramp）的主導者
從新產品導入到量產穩定，最關鍵的就是 yield ramp。這不是單站點優化，而是整體製造知識的整合與收斂，L3 正是這一段的主力。
________________________________________
四、日常工作詳細說明
Yield Engineer 的工作重心不在「單點處理」，而在「全局關聯與持續改善」。
（一）良率監控與趨勢追蹤
每日、每週、每月追蹤產品良率表現，包含：
• wafer sort yield
• final yield
• bin distribution
• fail bit 分佈
• die map / wafer map 趨勢
• station-by-station correlation
目標不是只看高低，而是看：
• 是否有趨勢性惡化
• 是否集中在特定 lot / tool / chamber / recipe
• 是否和前段 inline 指標一致
• 是否與特定設計區塊或測試項目相關
（二）缺陷模式分析（Defect Pattern Analysis）
對不良模式進行分類與聚焦，例如：
• edge fail
• center fail
• scratch pattern
• cluster fail
• ring pattern
• repeating die fail
• systematic bit fail
並結合：
• wafer map
• defect scan
• overlay
• thickness
• CD 偏移
• E-test
建立缺陷與製程之間的對應關係。
（三）良率模型建立
Yield Engineer 需建立與使用良率模型，例如：
• Defect density model
• Cluster defect model
• Die size 對 yield 影響模型
• 製程站點對最終電性良率影響模型
典型概念包括：
• Yield ≈ e^(-A×D)
• systematic vs random defect
• killer defect 分類
• parametric yield vs functional yield
（四）異常調查與 root cause analysis
當良率突然下降或特定 fail mode 升高時，需啟動調查：
• 比較正常 lot 與異常 lot
• 找共同因子（tool/chamber/operator/recipe/time window）
• 確認 upstream process 是否異常
• 與 FA 團隊確認實體失效位置
• 驗證假設是否成立
（五）與 FA（Failure Analysis）協作
對關鍵異常 lot、重大客訴 lot 或長期未解 fail mode，需與 FA 協作進行：
• cross-section
• SEM / TEM
• EDX
• OBIRCH / emission
• delayer / deprocessing
Yield Engineer 不是直接做所有 FA 工具操作，但必須清楚知道為何要做、做完要回答什麼問題。
（六）改善專案推進
對已確認根因的問題，需推動改善：
• recipe 調整
• chamber PM 週期調整
• 站點 monitor 增加
• hold rule 更新
• inspection gate 前移
• SPC limit 收緊
• qualification 條件修訂
（七）量產爬坡（Ramp）管理
新產品進入量產初期時，Yield Engineer 需建立：
• target yield 曲線
• 爬坡節點
• defect Pareto
• top issue list
• owner / due date
• closure criteria
（八）支援停線／停批判斷
在重大異常下，Yield Engineer 常需提供是否：
• hold lot
• stop ship
• stop tool
• stop module
• 增加 sampling
• 啟動 war-room
的技術依據。
________________________________________
五、核心能力詳細敘述
________________________________________
（一）Yield 模型能力
Yield Engineer 必須能把不良現象轉換成數學與統計邏輯，理解：
• defect density 與 die size 的關係
• random defect 與 systematic defect 的差異
• 為何某些產品 die 越大越難提高 yield
• 為何同樣 defect density，不同設計的影響不同
• 如何由 inline defect 推估電性 fail 風險
這使其不只是看圖說故事，而是能做可量化推論。
________________________________________
（二）缺陷機理理解能力
L3 層級不能只知道 defect 存在，還必須理解 defect 為何形成。
例如：
• particle contamination 來自何處
• litho overlay 偏移如何影響電性
• etch profile 偏差如何造成 open/short
• film thickness 漂移如何影響 RC / leakage
• CMP dishing / erosion 如何連動後續製程
這種能力讓 Yield Engineer 能從 fail 結果回推物理原因。
________________________________________
（三）跨製程整合能力
真正的 yield 問題常不是單站點問題，而是多站點耦合。
因此必須能整合：
• Litho
• Etch
• Thin Film
• CMP
• Clean
• Implant
• Metrology
• Test
並判斷哪個站點是真正根因，哪個只是表面關聯。
________________________________________
（四）數據分析能力
需具備：
• wafer map 判讀
• lot trend 分析
• Pareto 分析
• correlation 分析
• outlier 分析
• split lot 比較
• multi-variable hypothesis testing
L3 不是資料科學家，但必須是極強的製造數據判讀者。
________________________________________
（五）問題關閉與專案推進能力
良率問題不會因分析漂亮就消失，必須能推動改善落地，這要求：
• 明確定義 owner
• 設定 closure timeline
• 跟進 action item
• 驗證改善是否有效
• 防止問題反彈
________________________________________
六、決策權詳細敘述
Yield Engineer 已具備重要的技術判斷權與風險升級建議權。
可擁有的決策範圍
• 決定良率調查優先順序
• 定義 defect Pareto 與 top issue
• 建議增加 monitor / sampling
• 建議 hold 特定批次或站點觀察
• 建議 recipe split 驗證方向
• 決定良率改善專案技術路徑
• 提出 stop-ship / stop-tool / stop-module 的建議依據
不可單獨決策的範圍
• 不可單獨決定全廠停線
• 不可單獨決定重大客戶出貨策略
• 不可單獨決定大規模 CapEx 投資
• 不可單獨取代 Integration Lead 或 Director 的組織級決策
也就是說，L3 可以決定「技術上哪裡有問題、風險多大、該採取什麼改善方向」，並對升級處置提出強烈建議。
________________________________________
七、風險責任詳細敘述
Yield Engineer 承擔的是「產品良率風險」與「誤判風險」。
（一）良率惡化未即時識別風險
若未及早發現趨勢性問題，將造成：
• 更多不良 lot 持續流入
• 成本快速擴大
• 問題追溯範圍擴大
（二）根因判斷錯誤風險
若把表象當根因，可能導致：
• 改善方向錯誤
• 時間與資源浪費
• 問題持續惡化
• 組織誤判責任來源
（三）缺陷模式分類錯誤風險
若誤將 systematic fail 當 random fail，或反之，將直接影響改善策略。
（四）停批／放批建議錯誤風險
• 放過該停的 lot → 客戶風險與品質事故
• 停下不該停的 lot → 產能損失與交期風險
（五）Ramp 判斷錯誤風險
若高估良率成熟度，可能過早放大量產；若低估，則造成市場時程延後。
________________________________________
八、KPI 詳細敘述
Yield Engineer 的 KPI 應直接反映其對製造價值的貢獻。
（一）良率提升 ≥ 10%
這是最直接的核心 KPI。
可針對：
• sort yield
• final yield
• top fail mode closure 後的 yield gain
進行量化。
（二）缺陷密度下降
如 defect density、killer defect count、特定 pattern occurrence rate 下降，能直接反映改善成效。
（三）Top issue closure rate
例如前 5 大不良項目的關閉率、改善完成率與有效率。
（四）異常關閉週期縮短
即從發現異常到提出 root cause、完成改善與驗證的時間是否縮短。
（五）Yield Ramp 達標率
新產品是否在目標時間內達到預期良率區間。
（六）跨部門改善成功率
良率問題大多需跨單位處理，因此協作改善成功率也是關鍵指標。
________________________________________
九、認證標準詳細敘述
Yield Engineer 的認證，不能只看理論，必須建立在真實問題分析與改善結果之上。
（一）良率改善專案
需至少完成一至數項具體專案，內容包括：
• 問題定義
• baseline yield
• defect pattern
• root cause 假設
• 驗證方式
• 改善動作
• yield gain
• 防呆與標準化措施
基本要求
• 良率提升達一定門檻（如 ≥10%）
• 或成功關閉重大不良模式
________________________________________
（二）Yield 模型分析報告
需能提交具備邏輯完整性的分析報告，包含：
• 產品／die size／defect density 關係
• pattern 分析
• systematic / random 區分
• 推導與結論
________________________________________
（三）異常 root cause 案例
需展示至少數個重大異常案例：
• 問題如何被發現
• 如何縮小範圍
• 如何確認根因
• 如何驗證改善有效
________________________________________
（四）跨製程協作案例
良率工程師必須證明自己不是單點分析者，而是能與 Process、Equipment、FA、Metrology 協同工作的人。
________________________________________
（五）量產爬坡參與證明
若參與新產品 ramp，需能證明其在：
• issue prioritization
• yield dashboard
• closure tracking
• ramp strategy
上有實質貢獻。
________________________________________
十、培育目標與升級路徑
Yield Engineer 是 Fab 人才體系中的真正核心轉折點，其培育目標不是成為報表分析者，而是成為能決定製造品質方向的人。
L3 完成後應具備的狀態
• 能獨立追蹤產品 yield 表現
• 能建立 defect Pareto 與 root cause 假設
• 能跨部門推動改善
• 能理解製程、設備、缺陷與電性之間的關聯
• 能在重大異常時提出可信的判斷與建議
往 L4 升級前需補足能力
• 整線 WIP 與產能理解
• Stop-ship / stop-tool 決策支援能力
• 多產品／多模組風險排序
• 更高層級的整合與管理能力
• 對商業、交期與客戶風險的理解
________________________________________
十一、常見失敗模式
1. 只會看數據，不理解物理機理
這類工程師可以做報表，但無法真正關閉問題。
2. 把相關性當因果性
看到某個 tool 或某個站點與不良同時出現，就誤判為根因，導致改善失焦。
3. 只在單部門內分析
Yield 問題多是跨製程耦合，若沒有整合能力，很難找到真正根因。
4. 問題定義不清
若一開始沒有明確定義 fail mode、影響範圍與優先順序，改善往往會失敗。
5. 改善後不做長期驗證
短期看似改善，長期卻反彈，代表沒有真正建立控制機制。
________________________________________
十二、白皮書式總結
Yield Engineer（L3）是晶圓代工廠中最核心、最稀缺、也最直接影響獲利能力的技術角色之一。其本質不是單純做良率統計，而是將產品不良、製程波動、設備異常、缺陷機理與量產風險整合為可行動的工程結論，並持續推動製造系統向高良率、高穩定、高可預測性方向收斂。
對先進製程 Fab 而言，真正的競爭力不只在設備與節點，更在於是否擁有足夠強的 Yield Engineer。因為只有當良率被穩定拉升，先進製程的高昂 CapEx 才能轉化為實際營收與毛利。因此，在整體半導體人才培育體系中，Yield Engineer 應被視為 Fab 最核心角色之一，也是國家級製造能力能否成立的關鍵技術節點。
________________________________________
