📘《半導體人才培育白皮書》職位詳述版
AI GPU IC 設計人才體系｜ 3. Block Owner（L3）
（承接 L2 → L3 的關鍵躍遷，屬於「能設計 + 能扛風險」的核心層）
________________________________________
🔹 3. Block Owner（L3）詳細敘述
________________________________________
一、職位定位
Block Owner（L3）是 AI GPU IC 設計體系中的核心架構與風險承擔者，負責一個完整功能區塊（Block）的設計、整合、驗證與 Tape-out 成敗。相較於 L2（Subsystem Owner）負責子系統，L3 已上升至「跨多個 subsystem 的整體設計與決策」。
典型 Block 範圍包括：
• GPU SM（Streaming Multiprocessor）
• Tensor Core / Matrix Engine
• Memory Subsystem（含多個 controller + cache hierarchy）
• Interconnect Cluster
• Command Processor / Scheduler
• L2 Cache + Coherence Block
👉 關鍵轉變：
• L2：負責 subsystem（局部整合）
• L3：負責 block（完整功能單元 + 架構 + 風險）
Block Owner 必須確保該 Block 在**功能、性能（Performance）、功耗（Power）、面積（Area）與可量產性（Manufacturability）**上全面達標，是設計鏈條中第一個真正對「Tape-out 成敗」負責的角色。
________________________________________
二、職位使命
Block Owner 的使命可歸納為三個核心維度：
（一）設計正確的 Block 架構
將產品需求（Performance / Throughput / Latency）轉換為可落地的硬體架構。
（二）確保 Block 在 PPA 上收斂
同時滿足：
• Performance（頻率 / 吞吐）
• Power（功耗 / 熱設計）
• Area（晶片面積）
（三）關閉所有關鍵風險，支撐 Tape-out
在 Tape-out 前，確保：
• 無致命功能錯誤
• Timing 可收斂
• 功耗在預算內
• 所有高風險項目已關閉或可控
________________________________________
三、在 AI GPU 專案中的角色價值
Block Owner 是 GPU 設計體系中的「核心節點（Critical Node）」，其價值體現在：
________________________________________
1. 架構落地的第一責任人
Chief Architect 定義方向，但 Block Owner 負責把方向變成「可實現的電路」。
________________________________________
2. PPA（Performance / Power / Area）平衡者
GPU 設計的本質是 trade-off：
• 多 pipeline → 高性能但高功耗
• 少 pipeline → 低功耗但性能不足
👉 L3 必須做出最終平衡
________________________________________
3. Tape-out 成敗的第一道關卡
若 Block 設計失敗：
• 整顆晶片需 re-spin（數億美元成本）
• 時程延遲 6–12 個月
👉 Block Owner 是防止災難的關鍵角色
________________________________________
4. 風險整合中心
所有風險最終會在 Block 層級聚集：
• Timing
• Power
• Integration
• Verification
• Physical constraints
________________________________________
四、日常工作詳細說明
Block Owner 的日常工作已從工程執行轉為「設計決策 + 風險控制」。
________________________________________
（一）Block Architecture 設計
• 定義 datapath（資料流）
• 定義 control flow（控制流）
• 設計 pipeline stage
• 設計 execution unit 組織
• 定義 memory hierarchy
• 規劃 parallelism（SIMD / SIMT）
👉 必須回答：
• latency 幾個 cycle？
• throughput 幾 ops/cycle？
________________________________________
（二）Subsystem 整合
• 整合多個 Subsystem（L2負責）
• 定義 interconnection
• 管理 interface compatibility
• 處理跨 subsystem timing
________________________________________
（三）PPA 分析與優化
• 預估 Performance（頻率 / IPC）
• 分析 Power（dynamic / leakage）
• 控制 Area（macro / logic）
👉 常見手段：
• pipeline 調整
• clock gating
• data gating
• resource sharing
________________________________________
（四）Risk Matrix 建立與管理
建立風險矩陣（Risk Matrix）：
類型 範例
Timing critical path過長
Power hotspot
Integration interface mismatch
Verification coverage不足
Physical congestion
👉 並持續追蹤 closure
________________________________________
（五）Design Review 與 Signoff
• 主導 architecture review
• 主導 RTL review
• 主導 pre-tapeout review
• 提供 signoff 建議
________________________________________
（六）跨部門協作
與以下角色深度合作：
• Subsystem Owner（L2）
• Verification Lead
• Physical Design（PD）
• STA（Timing）
• Power Team
________________________________________
（七）Tape-out 決策支援
• 評估風險是否可接受
• 提供 Tape-out go / no-go 建議
• 支援 NPI Manager（L4）
________________________________________
五、核心能力詳細敘述
________________________________________
（一）Block Architecture 能力
需具備：
• Datapath 設計（pipeline / parallelism）
• Control logic 設計（FSM / scheduler）
• Memory access pattern
• Throughput / latency modeling
👉 是 L3 最核心能力
________________________________________
（二）PPA Trade-off 能力
需能：
• 在功耗與性能間做選擇
• 在面積與成本間做選擇
• 評估不同設計方案
👉 本質是「工程 + 經濟」決策
________________________________________
（三）Timing / IR / Power 能力
需理解：
• critical path
• IR drop
• voltage droop
• clock tree impact
👉 否則設計無法量產
________________________________________
（四）Risk Management 能力
需能：
• 識別風險
• 分級（Critical / Major）
• 設定 closure plan
________________________________________
（五）系統整合能力
需能：
• 整合多 subsystem
• 解決 interface mismatch
• 保證 system consistency
________________________________________
六、決策權詳細敘述
Block Owner 已具備「架構級決策權」。
________________________________________
可決策：
• Block architecture
• Pipeline 深度
• Datapath 結構
• Scheduling policy
• Resource allocation
• Timing 解法
________________________________________
不可決策：
• Chip-level architecture
• Tape-out 時機（由 L4）
• 商業策略（由 L5）
________________________________________
👉 本質：
L3 可以決定「這個 Block 怎麼設計」
________________________________________
七、風險責任詳細敘述
Block Owner 是第一個承擔「Tape-out級風險」的角色。
________________________________________
（一）Tape-out failure 風險
• 功能錯誤
• Timing fail
• 功耗超標
________________________________________
（二）PPA 未達標
• 性能不足
• 功耗過高
• 面積過大
________________________________________
（三）Integration failure
• Block 與其他 Block 不匹配
________________________________________
（四）設計不可量產
• IR drop
• congestion
• thermal hotspot
________________________________________
👉 一句話：
L3 對「設計能不能做出來」負責
________________________________________
八、KPI 詳細敘述
________________________________________
（一）PPA 達標率
• Performance
• Power
• Area
________________________________________
（二）Tape-out 成功率
• 一次成功率
________________________________________
（三）Risk closure rate
• ≥95%
________________________________________
（四）Integration success
• 無重大 mismatch
________________________________________
（五）Schedule adherence
• Block 準時完成
________________________________________
九、認證標準詳細敘述
________________________________________
（一）Block Tape-out 專案
需完成：
• architecture spec
• RTL
• verification
• PPA report
________________________________________
（二）Risk Matrix
需提交：
• 風險列表
• 分級
• closure狀態
________________________________________
（三）PPA 分析報告
需包含：
• 性能模型
• 功耗分析
• 面積估算
________________________________________
（四）Design Review 通過
需通過：
• 架構合理性
• 可量產性
________________________________________
十、升級路徑（L3 → L4）
________________________________________
L3 完成標準：
• 能設計 Block
• 能控制 PPA
• 能關閉風險
________________________________________
升級至 L4 必備能力：
• 多 Block 整合
• Program 管理
• 客戶與時程管理
• Tape-out 決策
________________________________________
十一、常見失敗模式
________________________________________
1. 只會寫，不會設計架構
→ 停在 L2
2. 忽略 PPA
→ 無法量產
3. 風險未提前識別
→ Tape-out 崩潰
4. 過度設計
→ 面積/功耗爆炸
5. 無法跨團隊溝通
→ 整合失敗
________________________________________
十二、白皮書式總結
Block Owner（L3）是 AI GPU IC 設計體系中的核心角色，其本質是「將架構轉化為可量產電路的工程決策者」。該角色同時負責設計、整合、性能、功耗與風險控制，是整體設計成功與否的關鍵節點。
在整個半導體人才體系中，L3 是最難培養、也最稀缺的層級之一，因為其要求同時具備技術深度與系統思維。沒有足夠的 L3，先進晶片設計將無法穩定推進。
________________________________________
